Debido a la naturaleza de gran multitud de algoritmos criptográficos de realizar tareas computacionalmente intensivas y que posibilitan un alto grado de paralelismo en sus operaciones, la utilización de FPGAs para su implementación puede ser una solución óptima. El tiempo dedicado a la verificación de los diseños en FPGA es uno de los grandes obstáculos en los proyectos que utilizan estos dispositivos, debido principalmente a la lentitud de las simulaciones realizadas en PC y por la dificultad que implica realizar un banco de pruebas complejo en un lenguaje de descripción hardware. Para solucionar estos problemas, el presente Trabajo Fin de Máster describe cómo desarrollar una sencilla aplicación genérica para gestionar la entrada/salida de datos desde el entorno Simulink y transmitirlos de forma eficiente a un algoritmo que se esté ejecutando en una FPGA mediante co-simulación Hardware. Para tal propósito, se hace uso de la herramienta System Generator de Xilinx.